Công nghệ sản xuất chip của TSMC: CoW-SoW và sự 'rối loạn' trong ngành công nghệ bán dẫn

Sự phát triển của chip đang hướng đến các con chip có kích thước lớn hơn, với mục tiêu tạo ra tấm interposer lên tới 100x100 mm vào năm 2026. Những con chip này sẽ có thể kết nối nhiều chip với nhau, tăng cường sức mạnh xử lý và khả năng tính toán.

Chip MI300 của AMD là một con chip lớn được ghép nối từ các chiplet nhỏ hơn. Nó sử dụng công nghệ CoWoS (chip-on-wafer-on-substrate) và có khả năng kết nối nhiều chip, cho phép tăng cường hiệu suất xử lý và tính toán với kích thước lớn như bàn tay.

Công nghệ wafer-scale (SoW) đã được sử dụng trong sản phẩm chip của Cerebras và Tesla. Những chip này có kích thước lớn, được sản xuất từ một tấm wafer duy nhất, mang lại hiệu suất vượt trội và khả năng xử lý cao.

Chip SoW có chi phí sản xuất cực kỳ cao và yêu cầu hệ thống tản nhiệt đặc biệt, vì chúng tiêu thụ điện năng rất lớn (lên đến 18 kW). Do đó, chúng chỉ được sử dụng trong các trung tâm dữ liệu hoặc các ứng dụng chuyên biệt như AI và tính toán hiệu suất cao.

Tesla Dojo D1 là một mẫu chip cỡ wafer được tạo ra từ 25 con chip D1 riêng lẻ, với tổng cộng 8850 nhân xử lý. Nó được sử dụng trong các ứng dụng trí tuệ nhân tạo, đặc biệt là đào tạo các mô hình AI, với nhu cầu điện năng và tản nhiệt rất lớn.

Việc sử dụng wafer 450 mm trong sản xuất chip gặp phải thách thức lớn về chi phí sản xuất và hiệu quả kinh tế. Dù đã có nghiên cứu, nhưng công nghệ này vẫn chưa được áp dụng rộng rãi vì các vấn đề về chi phí và công nghệ tản nhiệt.