Cấu trúc mạch logic với bề dày kim loại 9.5 nm và khoảng cách 19 nm
Cấu trúc xuyên lỗ (vias) ngẫu nhiên với khoảng cách giữa các tâm 30 nm
Cấu trúc 2D với khoảng cách P22 nm
Cấu trúc kết hợp node landing pad và đường bit line của DRAM
Ngoài khả năng in mạch logic, IMEC còn thử nghiệm in mẫu DRAM bằng công nghệ High-NA. Kết quả cho thấy chỉ sau một lần phơi sáng, đã tích hợp thành công phần thiết kế node landing pad với đường bit line của DRAM ở khoảng cách P32 nm. Tiến bộ này cho thấy có thể loại bỏ việc phơi sáng nhiều lần để tạo ra các chi tiết bộ nhớ chỉ với một lần phơi sáng High-NA. Những phát hiện này là nền tảng quan trọng để xây dựng “hệ sinh thái” High-NA EUV, không chỉ cho IMEC và ASML mà còn cho nhiều đối tác bán dẫn khác. Chỉ khi hệ thống litho 0.55 NA thể hiện chất lượng vượt trội hơn 0.33 NA, các công ty sản xuất chip như TSMC, UMC, hay Samsung mới cân nhắc đầu tư. Hiện tại, Intel là công ty duy nhất sở hữu hệ thống High-NA EUV đầu tiên trên thế giới, ngoài ASML.