Buzz
TSMC, tập đoàn sản xuất chip hàng đầu thế giới, vừa công bố kế hoạch chính thức tại sự kiện TSMC Technology Symposium. Theo đó, họ sẽ giới thiệu tiến trình sản xuất chip 3nm vào nửa sau của năm nay và 2nm vào năm 2025. Kế hoạch của TSMC đóng vai trò quan trọng, ảnh hưởng trực tiếp đến hầu hết các thiết bị mà chúng ta đang sử dụng. Các đối tác của TSMC bao gồm Apple, AMD, Qualcomm, Nvidia và MediaTek.
Đáng chú ý, TSMC sẽ phân chia tiến trình sản xuất 3nm thành 5 giai đoạn khác nhau, mỗi giai đoạn sẽ cải tiến từ giai đoạn trước để tăng cường hiệu suất, mật độ transistor và tiết kiệm năng lượng. Cụ thể bao gồm N3, N3E (Nâng cấp), N3P (Nâng cấp hiệu suất), N3S (Nâng cấp mật độ) và N3X (Hiệu suất cực cao). Chúng ta sẽ thấy loạt chip trên tiến trình 3nm của TSMC vào đầu năm 2023.
Khi hoàn thiện tiến trình 2nm, hiệu suất xử lý có thể tăng từ 10-15% với cùng lượng tiêu thụ năng lượng. Hoặc nếu tạo ra các chip mới có cùng tần số và số lượng transistor, lượng điện tiêu thụ sẽ giảm từ 25-30% so với tiến trình N3E. Tiến trình N2 cũng giúp tăng mật độ transistor trên một chip lên hơn 10% so với N3E.
Tuy nhiên, một điểm đáng chú ý là tiến trình 3nm của TSMC sẽ không hỗ trợ công nghệ GAAFETs (gate-all-around field-effect transistors), công nghệ này được kỳ vọng sẽ giúp tiết kiệm năng lượng rất nhiều nhưng sẽ chỉ có sẵn từ 2nm trở lên.
