Buzz
Trong cùng thời gian năm ngoái, vào tháng 4/2023, TSMC đã tham dự Hội thảo Công nghệ Bắc Mỹ để công bố kế hoạch phát triển mới của họ từ 2023 đến 2026, bao gồm cả phiên bản hoàn thiện của tiến trình N3. Chip xử lý cao cấp sử dụng tiến trình N3P sẽ bắt đầu được sản xuất từ nửa sau năm 2024.
Bên cạnh công nghệ Backside Power Rail, TSMC sẽ giới thiệu công nghệ mới tên là NanoFlex vào năm 2026. N2P và A16, tiến trình 2nm và 1.6nm, sẽ cũng sẽ được giới thiệu vào cùng thời điểm đó. So với N2, N2P sẽ cải thiện hiệu năng từ 5 đến 10% ở cùng mức điện năng tiêu thụ hoặc giảm thiểu điện năng tiêu thụ từ 5 đến 10% ở cùng mức hiệu năng xử lý.Trong khi đó, tiến trình 1.6nm A16 của TSMC đã được công bố vào tháng 4 vừa qua. A16 tích hợp cả kiến trúc Super Power Rail và kiến trúc transistor nanosheet GAA, nâng cao hiệu suất xử lý logic và tăng hiệu suất năng lượng. A16 cũng cải thiện mật độ transistor và tích hợp mạng lưới truyền dẫn dữ liệu vào transistor trên die bán dẫn. TSMC cho biết A16 là sự lựa chọn tốt nhất cho việc sản xuất chip xử lý hiệu năng cao, từ máy chủ đến trung tâm xử lý dữ liệu, đòi hỏi mạng lưới tín hiệu và cung cấp điện phức tạp.So sánh với tiến trình N2P, A16 cải thiện hiệu suất từ 8 đến 10% ở cùng điện áp đầu vào. Nếu giữ nguyên xung nhịp, tiêu thụ điện sẽ giảm từ 15 đến 20%, và mật độ transistor của chip xử lý máy chủ sẽ tăng lên đến 110%.
CEO của TSMC vừa thăm ASML và có thể đặt hàng máy EUV khẩu lớn? Trước đây, TSMC luôn khẳng định rằng hệ thống quang khắc EUV khẩu độ 0.33 sẽ phục vụ tốt cho các tiến trình mới của họ. Tuy nhiên, gần đây có thông tin rằng CEO C.C. Wei của TSMC đã tới thăm ASML tại Hà Lan. Điều này đặt ra nhiều câu hỏi về quan điểm của TSMC đối với máy quang khắc EUV khẩu độ 0.33, liệu chúng có thể gây khó khăn trong việc tối ưu hóa tiến trình gia công bán dẫn mới vào năm 2026 và 2027 hay không. TSMC dự kiến sẽ chỉ sử dụng máy quang khắc EUV khẩu độ lớn 0.55 cho các tiến trình sau A16, tức là cho các chip 1.6nm.
