Cách đây vài tuần, tin tức từ Đài Loan cho biết trong năm nay chỉ có Apple mới sẽ tung ra chip 3nm trong các sản phẩm thương mại, vì các hãng khác rất thận trọng với mức giá wafer silicon quang khắc EUV chip bán dẫn lên đến 20 nghìn USD mỗi tấm theo tiến trình mới nhất mà TSMC đã báo giá cho các đối tác.
Bây giờ, có thông tin không chính thức cho rằng TSMC đang lên kế hoạch giảm chi phí gia công chip 3nm, nhằm tăng sản lượng đặt hàng từ các đối tác như AMD, Nvidia, Qualcomm và MediaTek.Để đạt mục tiêu này, TSMC có thể sẽ phải đối mặt với những hậu quả tiêu cực như giảm tỷ suất lợi nhuận. Trong đó, vấn đề khó khăn nhất của tiến trình N3 của TSMC là chi phí thiết bị, bao gồm cả các máy quang khắc EUV có thể xử lý 25 lớp silicon, máy quét EUV, và hệ thống đó có thể dao động từ 150 tới 200 triệu USD, theo số liệu của Tập đoàn Vốn tư vấn Tân thế kỷ Trung Quốc. Kết quả là chúng ta có con số 20 nghìn USD cho mỗi tấm wafer chip N3 thành phẩm.Trước đó, AMD cũng đã tuyên bố rằng họ dự định sử dụng tiến trình 3nm để sản xuất chip xử lý kiến trúc Zen 5, nhưng điều đó có thể sẽ không xảy ra trước nửa sau năm 2024. Nvidia cũng đang lên kế hoạch áp dụng tiến trình N3 cho kiến trúc GPU Blackwell. CEO của TSMC, Liu Deyin, đã tuyên bố rằng mật độ transistor của chip N3 sẽ tăng 60% so với N5, và tiêu thụ điện sẽ giảm tới 35% ở cùng xung nhịp.Một trong những tiến trình 3nm hiện tại của TSMC, N3E, chỉ có thể xử lý quang khắc EUV trên 19 lớp silicon. Điều này có một lợi ích là làm giảm phức tạp trong quá trình sản xuất, và giảm chi phí so với các tiến trình cao cấp hơn như N3P, N3S hoặc N3X. Nhờ độ phức tạp thấp hơn, TSMC cũng có thể cắt giảm giá trị của đơn hàng cho các đối tác lớn.Theo tin tức từ WCCFTech
Buzz
