Quá Trình Sản Xuất Bán Dẫn TSMC A16 - Không Chỉ Là Việc Thu Nhỏ Transistor

Buzz

Nội dung bài viết

BSPDN là gì?

Sản Xuất Đòi Hỏi Chi Phí Cao Hơn

Đối Mặt Với Nhiều Thách Thức Hơn

Xem thêm

Đọc tóm tắt

- Công nghệ BSPDN giúp TSMC thu nhỏ transistor và tăng hiệu suất, nhưng tăng gấp đôi thời gian sản xuất và chi phí.
- TSMC sẽ áp dụng BSPDN cho node A16 vào cuối 2026 thay vì N2. Intel tiên phong với BSPDN trên node Intel 20A.

Với công nghệ mạng phân phối điện ở phía sau (backside power delivery network hoặc BSPDN), A16 đứng là một trong những quá trình sản xuất chip có độ phức tạp cao nhất mà công ty gia công Đài Loan từng giới thiệu.

Một trong những trọng điểm công nghệ chính trong năm 2024 của TSMC là việc 'đẩy' BSPDN từ tiến trình N2 (theo kế hoạch ban đầu) sang A16. Động thái này cho thấy bước ngoặt quan trọng trong việc áp dụng các công nghệ mới đi vào sản xuất hàng loạt. Dự kiến node N2 sẽ được áp dụng từ 2025 còn A16 sẽ có mặt vào cuối 2026.

Lộ Trình Sản Xuất Bán Dẫn Của TSMC Đến Năm 2027

Nhưng BSPDN là gì và tại sao TSMC lại phải trì hoãn việc áp dụng nó ở thế hệ N2/N2P/N2X?

BSPDN là gì?

Nói một cách đơn giản, BSPDN là quá trình chuyển mạng lưới phân phối điện từ phía trước (frontside) xuống phía dưới (backside) của transistor, mở rộng không gian cho các kết nối tín hiệu (interconnect) và dây dẫn, giúp thu nhỏ transistor hơn (so với frontside).

So sánh cấu trúc phân phối điện giữa frontside và backside

Một cách dễ hiểu là bạn thi công mạng lưới phân phối điện tới từng căn hộ. Trong quá khứ, điện đến từ cột điện, sau đó đi qua các dây cáp (như mạng nhiện), đi lọt qua tường và đến đồng hồ đo (frontside); nhưng hiện nay, dây điện được đi ẩn trong tường (backside), giúp phố phường trở nên sạch sẽ hơn. Mặc dù việc này mang lại tính thẩm mỹ nhưng cũng có nhược điểm là việc sửa chữa trở nên khó khăn hơn, đôi khi phải phá tường để thực hiện sửa chữa.

Sản Xuất Đòi Hỏi Chi Phí Cao Hơn

Trở lại với việc sản xuất chip bán dẫn, thực tế, BSPDN không phải là một ý tưởng mới. Trước đây, IMEC đã đưa ra ý tưởng BSPDN với tên gọi là Buried Power Rail. Còn Intel gọi công nghệ của mình là PowerVia. TSMC sử dụng cái tên Super Power Rail. Mặc dù công nghệ không mới, nhưng tại sao các hãng mới bắt đầu áp dụng? Vấn đề là BSPDN tăng gấp đôi thời gian sản xuất so với FSPDN!

Cách Sản Xuất Transistor Kèm BSPDN của Intel

Transistor vẫn được sản xuất như thông thường nhưng mạng lưới phân phối điện (PDN) sẽ bị loại bỏ ở công đoạn này chỉ còn lại các liên kết tín hiệu. Sau khi hoàn tất phần liên kết, tấm wafer sẽ được phủ 1 lớp chặn (seal) để tách bạch nó với 1 tấm wafer khác (carrier wafer). Tấm wafer chứa các transistor ban đầu sẽ được lật úp lại, nằm đè lên carrier wafer. Phần poly-Si thừa bên dưới (backside) sẽ bị bào mòn đi, để lộ các chân tiếp điểm của transistor ra, lúc này PDN mới được thêm vào. Do tốn kém quá nhiều thời gian, BSPDN cho đến nay vẫn chưa được đưa vào sản xuất (Intel đã demo BSPDN trên Intel 4 nhưng sớm nhất phải tới Intel 20A mới áp dụng).

So Sánh Phương Pháp Buried Power Rail vs. PowerVia

Đối Mặt Với Nhiều Thách Thức Hơn

Nói về TSMC, ban đầu họ dự định áp dụng BSPDN cho node N2P (không phải N2). Nhưng tại Hội Nghị Symposium 2024 gần đây, họ đã quyết định chuyển BSPDN sang node A16. Nguyên nhân chính mặc dù không được TSMC tiết lộ, nhưng theo phân tích của các chuyên gia công nghệ, là do BSPDN thay đổi hoàn toàn cách sản xuất và thiết kế chip. Không chỉ TSMC phải điều chỉnh lại phương pháp sản xuất mà các đối tác (Apple, AMD, Qualcomm, NVIDIA...) cũng phải 'học lại' cách vẽ mạch điện (so với phương pháp cũ). Sự thay đổi đột ngột này sẽ đòi hỏi nhiều thời gian cho kỹ sư thích ứng và dẫn tới việc kéo dài quá trình thiết kế chip, gây trì hoãn trong việc ra mắt sản phẩm mới.

BSPDN Thay Đổi Cách Thiết Kế Chip Theo Cách Cơ Bản Hơn So Với Phương Pháp Trước Đây

Do đó, việc TSMC 'bỏ' BSPDN trên các node N2/N2P/N2X có thể coi là một biện pháp 'an toàn' cho cả họ lẫn khách hàng. Trong khi đó, Intel sẽ sớm áp dụng BSPDN (ở node Intel 20A), nhưng có thể nói rằng do lượng khách hàng hiện tại của Intel không nhiều, nên sự thay đổi này sẽ không ảnh hưởng nhiều tới ngành công nghiệp bán dẫn. Những con chip sử dụng PowerVia nhiều nhất sẽ là của Intel với các sản phẩm 'tự tạo'.

Nhìn chung, BSPDN hoặc PowerVia theo cách mà Intel gọi hoặc Super Power Rail theo kiểu của TSMC sẽ đánh dấu một bước tiến lớn trong lĩnh vực bán dẫn. Bằng cách 'phân chia' chi tiết mạch điện ở cả 'trên' và 'dưới' transistor sẽ giúp làm nhỏ chúng hơn nữa. TSMC cho biết node A16 sẽ có mật độ transistor cao hơn N2P từ 7~10%, tiết kiệm điện hơn 15~20% và cho phép đạt tần số cao hơn ở cùng điện áp (Vdd) từ 8~10%. Tuy nhiên, việc sản xuất lâu dài cũng đồng nghĩa với chi phí của từng con chip sẽ cao hơn. Giá của những con chip dựa trên BSPDN chắc chắn sẽ không 'rẻ mạt'...

So Sánh Node A16 vs. N2P của TSMC

Intel Sẽ Tiên Phong Áp Dụng BSPDN Trước Trên Node Intel 20A

AnandTech

Nội dung được phát triển bởi đội ngũ Mytour với mục đích chăm sóc khách hàng và chỉ dành cho khích lệ tinh thần trải nghiệm du lịch, chúng tôi không chịu trách nhiệm và không đưa ra lời khuyên cho mục đích khác.

Nếu bạn thấy bài viết này không phù hợp hoặc sai sót xin vui lòng liên hệ với chúng tôi qua email [email protected]

Các câu hỏi thường gặp

BSPDN là gì và nó hoạt động như thế nào trong quá trình sản xuất chip?

BSPDN (Backside Power Delivery Network) là quá trình chuyển mạng lưới phân phối điện từ phía trước xuống phía sau của transistor, giúp tối ưu không gian và thu nhỏ transistor. Việc này giúp nâng cao hiệu suất và giảm diện tích chiếm dụng của các kết nối tín hiệu và dây dẫn.

Tại sao TSMC lại quyết định chuyển BSPDN từ node N2 sang A16?

TSMC chuyển BSPDN từ N2 sang A16 vì BSPDN thay đổi hoàn toàn cách thiết kế và sản xuất chip, đòi hỏi nhiều thời gian cho các kỹ sư và đối tác thích ứng. Điều này dẫn đến việc kéo dài quá trình thiết kế và trì hoãn ra mắt sản phẩm mới.

TSMC sẽ áp dụng BSPDN trên các node nào trong tương lai?

TSMC dự kiến sẽ áp dụng BSPDN trên node A16 vào cuối năm 2026, trong khi kế hoạch ban đầu là áp dụng trên node N2P. BSPDN sẽ giúp tăng mật độ transistor, tiết kiệm năng lượng và cải thiện tần số hoạt động.

BSPDN có ảnh hưởng như thế nào đến chi phí sản xuất chip?

BSPDN sẽ làm tăng chi phí sản xuất chip do yêu cầu thời gian sản xuất lâu hơn. Việc áp dụng công nghệ này đòi hỏi quá trình sản xuất phức tạp và các bước bổ sung, dẫn đến chi phí cao hơn cho mỗi con chip.

BSPDN có sự khác biệt gì so với các công nghệ PowerVia và Buried Power Rail?

BSPDN, PowerVia của Intel và Buried Power Rail của IMEC đều là công nghệ mạng phân phối điện ở phía dưới transistor. Tuy nhiên, BSPDN của TSMC sử dụng Super Power Rail, với mục tiêu giảm diện tích và cải thiện hiệu suất so với các công nghệ trước đó.