Ngược lại, khi các đơn vị gia công bán dẫn trên toàn thế giới tìm ra cách để thu nhỏ cả kích thước lẫn khoảng cách giữa từng transistor trên die silicon để tạo ra những con chip với hàng tỷ transistor, sức mạnh càng lúc càng tăng, nhưng chi phí gia công, giá bán chip, và điện năng tiêu thụ đều tăng lên.
Chủ tịch Nvidia đã đề cập đến vấn đề này từ năm 2017. Gần đây, các lãnh đạo cấp cao của AMD và Intel cũng thừa nhận rằng, định luật Moore đang trải qua sự chậm trễ về mật độ transistor trên bề mặt die qua từng năm. Tuy nhiên, họ cũng xác nhận rằng vẫn có thể đạt được những tiến bộ về hiệu suất xử lý, thông qua các kỹ thuật như kết hợp nhiều chiplet lại với nhau, hoặc sử dụng công nghệ đóng gói chip 3D.
Liên quan đến tuyên bố của Or-Bach năm 2014 và tuyên bố của Shah gần đây về chi phí gia công bán dẫn, điều này phản ánh xu hướng tăng giá gia công wafer bán dẫn của TSMC từ năm 2014, khi chuyển từ tiến trình 28nm sang 14nm, sau đó là 10nm. Theo DigiTimes, chi phí gia công một tấm wafer silicon đường kính 300mm đã tăng gấp đôi sau mỗi 2 năm kể từ khi tiến trình 10nm được giới thiệu vào năm 2016. Hiện nay, chi phí gia công một tấm wafer TSMC cho Apple, với die chip 3nm phục vụ iPhone và MacBook, ước tính lên đến khoảng 20 nghìn USD.
Khi cả ngành công nghiệp, TSMC, Intel và Samsung đua nhau tới ngưỡng giới hạn của kỹ thuật quang học EUV với các tiến trình 2nm hay 1nm, rõ ràng lợi nhuận của các công ty gia công bán dẫn đến từ việc tăng chi phí sản xuất và báo giá cho các đối tác trên mỗi tấm wafer silicon mà họ sản xuất. Điều này là lý do tại sao, mặc dù thế giới đang gặp sự giảm nhu cầu về thiết bị công nghệ, doanh thu và lợi nhuận của TSMC vẫn tiếp tục tăng lên.Quản lý Kỹ thuật tại Google: 'Định luật Moore đã đóng cửa khoảng vài thập kỷ trước'
Ngày cập nhật gần nhất: 15/4/2026
Đọc tóm tắt
- - Milind Shah, giám đốc phụ trách đóng gói chip bán dẫn tại Google, tuyên bố rằng 'định luật' về mật độ transistor trên chip bán dẫn đã mất giá trị từ năm 2014.
- - Chi phí gia công transistor bán dẫn không giảm suốt thập kỷ qua, dù công nghệ ngày càng phát triển.
- - Các công ty gia công bán dẫn như TSMC tăng giá wafer silicon sau mỗi 2 năm, với chi phí gia công wafer 3nm lên đến 20 nghìn USD.
- - Lợi nhuận của các công ty gia công bán dẫn đến từ việc tăng chi phí sản xuất và báo giá cho các đối tác.
Ngược lại, khi các đơn vị gia công bán dẫn trên toàn thế giới tìm ra cách để thu nhỏ cả kích thước lẫn khoảng cách giữa từng transistor trên die silicon để tạo ra những con chip với hàng tỷ transistor, sức mạnh càng lúc càng tăng, nhưng chi phí gia công, giá bán chip, và điện năng tiêu thụ đều tăng lên.
Chủ tịch Nvidia đã đề cập đến vấn đề này từ năm 2017. Gần đây, các lãnh đạo cấp cao của AMD và Intel cũng thừa nhận rằng, định luật Moore đang trải qua sự chậm trễ về mật độ transistor trên bề mặt die qua từng năm. Tuy nhiên, họ cũng xác nhận rằng vẫn có thể đạt được những tiến bộ về hiệu suất xử lý, thông qua các kỹ thuật như kết hợp nhiều chiplet lại với nhau, hoặc sử dụng công nghệ đóng gói chip 3D.
Liên quan đến tuyên bố của Or-Bach năm 2014 và tuyên bố của Shah gần đây về chi phí gia công bán dẫn, điều này phản ánh xu hướng tăng giá gia công wafer bán dẫn của TSMC từ năm 2014, khi chuyển từ tiến trình 28nm sang 14nm, sau đó là 10nm. Theo DigiTimes, chi phí gia công một tấm wafer silicon đường kính 300mm đã tăng gấp đôi sau mỗi 2 năm kể từ khi tiến trình 10nm được giới thiệu vào năm 2016. Hiện nay, chi phí gia công một tấm wafer TSMC cho Apple, với die chip 3nm phục vụ iPhone và MacBook, ước tính lên đến khoảng 20 nghìn USD.
Khi cả ngành công nghiệp, TSMC, Intel và Samsung đua nhau tới ngưỡng giới hạn của kỹ thuật quang học EUV với các tiến trình 2nm hay 1nm, rõ ràng lợi nhuận của các công ty gia công bán dẫn đến từ việc tăng chi phí sản xuất và báo giá cho các đối tác trên mỗi tấm wafer silicon mà họ sản xuất. Điều này là lý do tại sao, mặc dù thế giới đang gặp sự giảm nhu cầu về thiết bị công nghệ, doanh thu và lợi nhuận của TSMC vẫn tiếp tục tăng lên.Các câu hỏi thường gặp
1.
Gordon Moore đã đóng góp gì cho ngành công nghiệp chip bán dẫn?
Gordon Moore, người sáng lập Intel, đã đưa ra 'định luật Moore' vào năm 1965, cho rằng mật độ transistor trên chip sẽ gấp đôi khoảng mỗi hai năm. Tuyên bố này đã trở thành kim chỉ nam cho sự phát triển của công nghệ chip bán dẫn trong nhiều thập kỷ, thúc đẩy sự tiến bộ và giảm giá thành sản xuất.
2.
Tại sao chi phí gia công chip bán dẫn lại tăng trong những năm gần đây?
Chi phí gia công chip bán dẫn đã tăng do nhu cầu cao về công nghệ tiên tiến và các kỹ thuật sản xuất mới. Sự chuyển đổi từ quy trình 28nm sang các công nghệ nhỏ hơn như 14nm và 10nm đã dẫn đến giá thành sản xuất cao hơn, cùng với việc gia tăng chi phí nguyên vật liệu và công nghệ.
3.
Định luật Moore có còn giá trị trong ngành công nghiệp chip hiện nay không?
Không, theo tuyên bố của Milind Shah và các lãnh đạo công ty công nghệ lớn, định luật Moore đã mất giá trị từ năm 2014. Mặc dù mật độ transistor không còn tăng nhanh như trước, nhưng vẫn có các tiến bộ về hiệu suất xử lý thông qua các phương pháp đóng gói chip mới.
4.
Làm thế nào các công ty như AMD và Intel đạt được tiến bộ trong hiệu suất xử lý?
Các công ty như AMD và Intel đã đạt được tiến bộ trong hiệu suất xử lý bằng cách áp dụng công nghệ chiplet và các phương pháp đóng gói chip 3D. Những kỹ thuật này cho phép các nhà sản xuất kết hợp nhiều chip với nhau, tăng khả năng xử lý mà không phụ thuộc hoàn toàn vào mật độ transistor.
5.
Tại sao TSMC lại tăng giá sản xuất wafer silicon trong những năm gần đây?
TSMC đã tăng giá sản xuất wafer silicon do áp lực từ việc phát triển công nghệ mới và nhu cầu cao từ các khách hàng lớn như Apple. Chi phí sản xuất cao hơn đồng nghĩa với việc công ty có thể thu lợi nhuận lớn hơn từ các đơn hàng của đối tác.
Nội dung từ Mytour nhằm chăm sóc khách hàng và khuyến khích du lịch, chúng tôi không chịu trách nhiệm và không áp dụng cho mục đích khác.
Nếu bài viết sai sót hoặc không phù hợp, vui lòng liên hệ qua Zalo: 0978812412 hoặc Email: [email protected]
