Buzz
Mặc dù không phải là đơn vị đầu tiên trên thế giới sở hữu công nghệ High-NA EUV, Samsung vẫn là công ty tiên phong tại Châu Á với công nghệ bán dẫn mới nhất này. Theo Nhật báo Kinh tế Seoul, Samsung dự kiến sẽ lắp đặt hệ thống High-NA (0.55) EUV vào cuối năm nay hoặc đầu năm 2025. Mặc dù chậm hơn Intel một năm, nhưng công ty Hàn Quốc vẫn vượt qua SK Hynix và các đối thủ gia công chip khác ở khu vực Châu Á. Samsung cũng đang hợp tác với các hãng bán dẫn khác để xây dựng một hệ sinh thái High-NA hoàn chỉnh, thay vì hoạt động độc lập.
Hệ thống High-NA EUV do ASML chế tạo
Lộ trình phát triển EUV của ASMLHiện tại, các kỹ sư của Samsung sẽ bắt đầu làm quen với hệ thống Twinscan EXE:5000. Họ sẽ thực hiện các thử nghiệm để so sánh hệ thống NA 0.55 mới với hệ thống NA 0.33 đang sử dụng. Theo Digitimes, Samsung đang làm việc với Lasertec, JSR, Tokyo Electron (TEL), và Synopsys để chuẩn bị cho công nghệ High-NA. TEL cung cấp thiết bị ăn mòn wafer, JSR sản xuất lớp chặn quang, Actis A300 của Lasertec giúp kiểm định lỗi trên các tấm mask, và Synopsys hỗ trợ thiết kế chip cho High-NA. Việc chuyển đổi từ mạch IC truyền thống sẽ đối mặt với nhiều thách thức trước khi sản xuất chính thức.
Các công cụ thiết yếu cho công nghệ High-NA EUVVới khẩu độ số học (NA) 0.55, công nghệ này cung cấp độ phân giải mạch điện ở mức 8 nm chỉ với một lần phơi sáng, vượt trội so với độ phân giải 13 nm của NA 0.33. Điều này giúp giảm kích thước transistor xuống khoảng 1.7 lần và tăng mật độ transistor gần gấp 3 lần. Mặc dù NA 0.33 cũng có thể đạt được độ phân giải tương tự, nhưng sẽ cần thời gian phơi sáng lâu hơn và phải thực hiện phơi sáng đến 2 lần (DP), điều này không bền vững về chi phí và sản lượng dài hạn.
Hiện tại, Samsung và Intel là hai công ty tiên phong trong việc áp dụng công nghệ High-NA. Intel dự định sẽ áp dụng High-NA trong tiến trình Intel 14A. Trong khi đó, TSMC có thể tiếp tục sử dụng công nghệ NA 0.33 EUV và áp dụng kỹ thuật DP để sản xuất các transistor nhỏ hơn trong thời gian ngắn hạn.
