Samsung thử nghiệm SF3, công nghệ sản xuất chip 3nm thế hệ 2

Buzz

Ngày cập nhật gần nhất: 15/4/2026

Đọc tóm tắt

- Samsung công bố SF3 và 4nm thế hệ 4 cho chip máy chủ vào cuối năm 2024.
- SF3E đạt 60% chip đạt chuẩn Tiến trình SF3 với transistor Multi-Bridge-Channel (MBCFET) thế hệ 2 và nanosheet.
- Nghiên cứu GAAFET 3nm bắt đầu từ năm 2019, công nghệ MBCFET giúp tăng hiệu năng và giảm tiêu thụ điện.
- SF3E được tối ưu hóa và cải tiến cho tiến trình 3nm tiếp theo, tập trung vào hoàn thiện SF3 cho sản xuất chip phức tạp.
- So sánh với SF4, chip xử lý từ SF3 cải thiện hiệu năng 22% và tiêu thụ điện năng giảm 34%.
- Galaxy Watch 7 sẽ trang bị chip đầu tiên gia công trên tiến trình SF3, là phép thử về hiệu năng cho Samsung trước khi áp dụng cho các SoC khác như Exynos 2500 trên Galaxy S25.

Năm ngoái, Samsung công bố SF3 và 4nm thế hệ 4 cho chip máy chủ vào cuối năm 2024

Theo tờ Chosun, Samsung khởi đầu quá trình sản xuất wafer silicon thử nghiệm SF3E, mục tiêu đạt 60% chip đạt chuẩn

Tiến trình SF3 áp dụng transistor Multi-Bridge-Channel (MBCFET) thế hệ 2 và nanosheet để tối ưu hiệu suất PPA.

Nghiên cứu GAAFET 3nm bắt đầu từ năm 2019, công nghệ MBCFET của Samsung dựa trên nanosheet giúp tăng hiệu năng và giảm tiêu thụ điện.

SF3E đang được tối ưu hóa và cải tiến để áp dụng cho tiến trình 3nm tiếp theo, Samsung tập trung vào hoàn thiện SF3 cho sản xuất chip phức tạp.

So sánh với SF4, chip xử lý từ SF3 cải thiện hiệu năng 22% với cùng transistor và điện áp đầu vào. Tiêu thụ điện năng giảm 34% so với SF4 khi cùng xung nhịp. Diện tích transistor xử lý logic giảm 0.79 lần với cùng số transistor trên die.

Galaxy Watch 7 sẽ được trang bị chip đầu tiên gia công trên tiến trình SF3, là phép thử về hiệu năng cho Samsung trước khi áp dụng cho các SoC khác như Exynos 2500 trên Galaxy S25. Điều này là quan trọng đối với Samsung.

Chip Exynos trên Galaxy Watch 7 dựa trên Exynos 5535, có thể sẽ được gọi là Exynos W940. Một trong những điểm cần cải thiện đáng kể trên Galaxy Watch 7 là thời lượng pin, điều này phụ thuộc vào tiêu thụ điện năng của SoC.

Theo Techspot

Các câu hỏi thường gặp

Samsung SF3E sử dụng công nghệ gì để tối ưu hiệu suất chip?

Samsung SF3E sử dụng công nghệ transistor Multi-Bridge-Channel (MBCFET) thế hệ 2 và nanosheet để tối ưu hóa hiệu suất PPA, giúp tăng hiệu năng và giảm tiêu thụ điện năng.

Tiến trình SF3 của Samsung cải thiện hiệu năng và tiêu thụ điện năng như thế nào?

Tiến trình SF3 của Samsung cải thiện hiệu năng chip lên đến 22% và giảm tiêu thụ điện năng 34% so với tiến trình SF4 khi sử dụng cùng xung nhịp và transistor.

Galaxy Watch 7 sẽ sử dụng chip gì và có điểm gì nổi bật?

Galaxy Watch 7 sẽ sử dụng chip Exynos gia công trên tiến trình SF3, giúp tối ưu hóa hiệu suất và kiểm tra hiệu quả trước khi áp dụng cho các SoC khác như Exynos 2500 trên Galaxy S25.

Samsung SF3E có những ưu điểm gì so với tiến trình SF4?

Samsung SF3E có ưu điểm vượt trội về hiệu suất, cải thiện 22% hiệu năng và giảm 34% tiêu thụ điện năng so với SF4, đồng thời diện tích transistor cũng giảm 0.79 lần.

Lợi ích của công nghệ MBCFET trên tiến trình 3nm của Samsung là gì?

Công nghệ MBCFET trên tiến trình 3nm giúp tối ưu hóa hiệu suất và giảm tiêu thụ điện năng, đồng thời tăng cường khả năng xử lý logic, làm cho chip trở nên hiệu quả hơn trong các ứng dụng di động và máy tính.

Nội dung từ Mytour nhằm chăm sóc khách hàng và khuyến khích du lịch, chúng tôi không chịu trách nhiệm và không áp dụng cho mục đích khác.

Nếu bài viết sai sót hoặc không phù hợp, vui lòng liên hệ qua Zalo: 0978812412 hoặc Email: [email protected]