Buzz
Mặc dù dây chuyền 3 nm (N3) đã sản xuất từ lâu, sự chú ý hiện tại dồn vào việc node 2 nm (N2) của TSMC, liệu nó đã sẵn sàng hay chưa. Tại Hội nghị Symposium 2024, công ty Đài Loan đã đề cập đến điều này. Theo như thông tin, tiến độ của dự án rất đúng, và dự kiến sẽ đưa N2 vào sản xuất trong nửa sau năm 2025.
Một điều đáng lưu ý về N2 là nó là dòng sản phẩm đầu tiên của TSMC áp dụng công nghệ GAAFET, một tiến bộ lớn so với kỹ thuật FinFET hiện tại đang dùng cho N3. Do đó, việc chuyển đổi không phải là điều dễ dàng. Samsung là công ty đầu tiên sử dụng GAAFET trên 3 nm và hiệu suất không mấy khả quan.Trong thời điểm hiện tại, transistor GAAFET của TSMC đã đạt được 90% hiệu năng như kỳ vọng. Đối với chip SRAM 265 Mb (32 MB), hiệu suất đã vượt quá 80% đối với một số lô sản phẩm. Vào tháng 3 vừa qua, tỷ lệ này chỉ ở mức 70%. Cách đây một năm, nó chỉ mới đạt 35%. Hiện nay, hiệu suất của các mạch điện cho phép hoạt động với tần số cao hơn, mặc dù tiêu thụ điện vẫn giữ ở mức ổn định.
Các đối tác của TSMC đang rất quan tâm đến dây chuyền GAAFET mới này. Số lượng mẫu thiết kế cuối (tape-out) mới cho node N2 đã tăng gấp đôi so với node N5 khi mới ra mắt. Điều này cho thấy sự cạnh tranh gay gắt giữa các công ty như Apple, AMD, NVIDIA, Qualcomm... khi mỗi công ty đều muốn giành lấy thị phần hàng đầu.TSMC đã thông báo rằng vào năm 2026, họ sẽ ra mắt node N2P. Node N2P dự kiến sẽ tăng xung nhịp từ 15 đến 20% hoặc giảm tiêu thụ điện từ 30 đến 40%, đồng thời tăng mật độ transistor lên gấp 1.15 lần so với node N3E. N2P sẽ không áp dụng BSPDN mà sẽ dành cho node A16 sau này.
