Buzz
TSMC đạt thành tựu quan trọng trong quy trình sản xuất 2nm và dự báo rằng vào nửa sau của năm 2023, sản lượng của quy trình 2nm có thể đạt 90%. TSMC sử dụng kiến trúc bán dẫn tiên tiến MBCFET thay cho FinFET.
Để tiếp tục thu nhỏ bán dẫn, công nghệ mới như GAAFET (Gate-All-Around) sẽ được áp dụng. GAAFET sẽ bọc hoàn toàn kênh để hạn chế rò rỉ điện tích tối đa, với các dạng thiết kế khác nhau như sợi nano, cấu trúc tấm vây cầu nối đa chiều (nanosheet hay MBCFET), sợi nano mặt cắt lục lăng, và vòng nano.Samsung cũng đã công bố kiến trúc MBCFET với thiết kế cổng dạng các tấm vây phẳng đa kênh cho tiến trình Samsung 3nm, tăng hiệu suất lên đến 35% và giảm tiêu thụ điện năng đến 50% so với 7nm. Tuy nhiên, TSMC chỉ sử dụng kiến trúc MBCFET cho tiến trình 2nm, với sản xuất thử nghiệm dự kiến bắt đầu vào năm 2023 và sản xuất hàng loạt vào năm 2024. TSMC cũng thông báo rằng họ đang chuẩn bị 4 nhà máy sản xuất wafer siêu lớn, có diện tích gần 900 ngàn m2 dành cho tiến trình 2nm.
