Buzz
Thông tin từ nguồn cung ứng công nghệ tại Đài Loan cho biết, TSMC sẽ triển khai tiến trình sản xuất chip bán dẫn 2nm vào giai đoạn thương mại từ năm 2025. Điều này chứng tỏ kế hoạch phát triển của TSMC đang tiến triển mạnh mẽ mà không gặp khó khăn nào đáng kể, khiến kế hoạch bị đình trệ. Thêm vào đó, có thông tin đồn đoán về việc TSMC đang lên kế hoạch cho một tiến trình 2nm mới, cải tiến từ tiến trình cũ để tăng sản lượng và tỷ lệ chip đạt chuẩn. Dự kiến 2nm+ của TSMC sẽ mang tên gọi N2P, tương tự như N3 và N3P của họ hiện tại.Từ năm 2021, CEO của TSMC, tiến sĩ Wei Chungching đã tuyên bố rằng ông tự tin TSMC sẽ sản xuất được chip 2nm vào năm 2025. Sau đó, phó chủ tịch phụ trách nghiên cứu, phát triển và công nghệ của TSMC, tiến sĩ Mii Yujie đã xác nhận kế hoạch này vào năm ngoái. Vào tháng 1 vừa qua, tiến sĩ Wei đã đưa ra các tuyên bố khác, làm tăng niềm tin vào TSMC khi nói rằng tiến trình 2nm đang được phát triển với tốc độ nhanh hơn dự kiến, và sẽ bắt đầu vào giai đoạn sản xuất thử nghiệm vào năm 2024.
Có những tin đồn không chính thức cho biết rằng TSMC sẽ sản xuất chip 2nm tại nhà máy gia công bán dẫn tại Bảo Sơn, Tân Trúc, Đài Loan. Đồng thời, họ cũng đang kế hoạch xây dựng Fab 20 tại Đài Chung để gia công những chip trên tiến trình mới nhất.Mặc dù TSMC chưa công bố chính thức thông tin về tiến trình N2P, nhưng có thông tin cho rằng N2P sẽ áp dụng công nghệ BSPD (back side power delivery) để tăng hiệu suất của các chip. Thường thì, một die chip xử lý sẽ phải nối dây để nhận nguồn điện và dữ liệu, cho phép nó tương tác với các linh kiện khác trong hệ thống. Đối với chip nhỏ, đường dẫn điện sẽ càng co lại.Một trong những hạn chế lớn nhất để nghiên cứu thành công các tiến trình sản xuất chip bán dẫn tiên tiến là khoảng cách giữa các transistor chỉ bằng một phần nhỏ tiết diện sợi tóc con người. Giải pháp có thể là đặt những đường cấp điện ngay trên các transistor, hoặc in thạch bản đường điện trước khi in transistor lên trên.
Quy trình đặt đường cấp điện dưới transistor, hay còn gọi là BSPD, cũng có thể được xem như một phương pháp mở rộng dựa trên kết nối TSV (through silicon vias). Điều này cho phép nhiều chip bán dẫn như vi xử lý hoặc bộ nhớ được xếp chồng lên nhau trên một tấm wafer silicon. Hệ thống mạng BSPD bao gồm cả công đoạn nối các wafer lại với nhau để tạo ra tiêu thụ điện năng tối ưu hơn, vì đường điện đi qua mặt dưới lớp transistor ít phải đối mặt với trở kháng hơn.Tuy nhiên, theo những chuyên gia nghiên cứu thị trường, trong đó có Morgan Stanley, doanh thu của TSMC trong quý II năm 2023 dự kiến sẽ giảm từ 5 đến 9%, do các nhà sản xuất smartphone giảm đơn hàng chip SoC trang bị cho điện thoại. Tuy nhiên, cả năm, doanh thu của TSMC không bị ảnh hưởng nhiều vì Apple đã đồng ý tăng giá 3% cho mỗi wafer silicon gia công trên tiến trình N3, dự kiến sẽ được sử dụng để sản xuất chip cho iPhone 15 Pro ra mắt vào cuối năm nay.Theo WCCFTech
