TSMC đang phát triển base die riêng cho chip nhớ HBM4, liệu có chuẩn bị chiếm lĩnh thị trường trí tuệ nhân tạo?

Buzz

Đọc tóm tắt

- Dựa trên công nghệ sản xuất 12 nm và 5 nm, base die của TSMC đang trở thành tiêu chuẩn cho sản xuất chip HBM, tích hợp với các sản phẩm của AMD, NVIDIA, Intel qua công nghệ CoWoS. TSMC cung cấp hai giải pháp base die cho HBM4, tối ưu hóa cho băng thông và tiết kiệm năng lượng.
- Công nghệ 5 nm của TSMC có thể tăng mật độ mạch logic và tối ưu hóa hiệu suất của chip.

Dựa trên công nghệ sản xuất 12 nm và 5 nm, base die của TSMC có thể sẽ trở thành tiêu chuẩn cho toàn bộ ngành công nghiệp. Mặc dù không phải là nhà sản xuất chip nhớ, nhưng phần lớn các sản phẩm sử dụng chip HBM hiện nay đều phải 'qua tay' của TSMC. Đây là nơi mà chúng được kết hợp với các chip xử lý khác của AMD, NVIDIA, Intel thông qua công nghệ CoWoS. Với sự ra đời của HBM4, việc có một base die (bộ điều khiển) là không thể thiếu để đạt được hiệu suất mong muốn. Và rõ ràng, công ty gia công bán dẫn hàng đầu thế giới không muốn bỏ lỡ cơ hội này. Base die trước đây chỉ là một tùy chọn trên các thế hệ chip HBM cũ. Tuy nhiên, với yêu cầu về băng thông ngày càng tăng, việc cải thiện thế hệ chip nhớ sau trở nên khó khăn hơn. Trước đó, Samsung, SK Hynix và Micron đều tự phát triển các sản phẩm HBM riêng của họ. Tuy nhiên, do là các đối thủ cạnh tranh, việc hợp tác phát triển chung không phải là điều dễ dàng. Tuy nhiên, với TSMC, tình hình lại khác (ít nhất từ góc nhìn của SK Hynix hoặc Micron).

Base die hoặc controller hoặc interface die là một thành phần nằm ở giữa stack DRAM và interposer

Quay lại TSMC, công ty này sẽ cung cấp 2 giải pháp base die tùy thuộc vào yêu cầu của khách hàng. Theo TSMC, công nghệ 12 nm có thể đạt băng thông 2 TB/s, phù hợp cho các stack 48 GB (12-Hi) hoặc 64 GB (16-Hi). TSMC cũng tối ưu hóa công nghệ CoWoS-L và CoWoS-R cho HBM4, với hơn 8 lớp mạch điện có hơn 2000 mạch liên kết để đảm bảo tín hiệu ổn định. Hiện nay, theo TSMC, các chip HBM4 đã đạt băng thông 6 GT/s với dòng điện 14 mA.

Công nghệ 5 nm có thể sẽ cải thiện rất nhiều. Nó cho phép tăng mật độ mạch logic, tăng tần số hoặc tiết kiệm năng lượng hơn. Tuy nhiên, điểm quan trọng là base die 5 nm có các mạch liên kết rất nhỏ, từ 6 - 9 micron. Điều này cho phép thiết kế chip đặt trực tiếp (direct bonding) base die lên die chip chính, giúp tăng hiệu suất so với phương pháp đặt liền kề như hiện nay.

Nhìn chung, nếu base die của TSMC thực sự 'chất lượng', thì có thể thấy tương lai của lĩnh vực trí tuệ nhân tạo sẽ được kiểm soát bởi họ...

Anandtech

Nội dung được phát triển bởi đội ngũ Mytour với mục đích chăm sóc khách hàng và chỉ dành cho khích lệ tinh thần trải nghiệm du lịch, chúng tôi không chịu trách nhiệm và không đưa ra lời khuyên cho mục đích khác.

Nếu bạn thấy bài viết này không phù hợp hoặc sai sót xin vui lòng liên hệ với chúng tôi qua email [email protected]

Các câu hỏi thường gặp

TSMC sử dụng công nghệ nào trong sản xuất base die cho chip HBM4?

TSMC sử dụng công nghệ 12 nm và 5 nm để sản xuất base die cho chip HBM4. Công nghệ này giúp đạt được băng thông cao và tối ưu hóa hiệu suất cho các chip xử lý của AMD, NVIDIA, Intel.

Base die của TSMC đóng vai trò gì trong chip HBM4?

Base die của TSMC là một thành phần quan trọng nằm giữa stack DRAM và interposer, giúp cải thiện băng thông và hiệu suất của chip HBM4. Nó hỗ trợ kết nối giữa các chip xử lý và bộ nhớ DRAM.

Tại sao TSMC lại cung cấp hai giải pháp base die khác nhau?

TSMC cung cấp hai giải pháp base die với công nghệ 12 nm và 5 nm để đáp ứng nhu cầu băng thông và hiệu suất khác nhau của khách hàng, từ đó tối ưu hóa cho các ứng dụng HBM4.

Base die 5 nm của TSMC có điểm nổi bật nào so với các thế hệ trước?

Base die 5 nm của TSMC có các mạch liên kết rất nhỏ, từ 6-9 micron, cho phép thiết kế chip trực tiếp lên base die, tăng hiệu suất và tiết kiệm năng lượng so với các phương pháp trước.