Buzz
Lộ trình phát triển bán dẫn của TSMC được tiết lộ tại hội nghị IEDM gần đây đã cho thấy mục tiêu phát triển của hãng là tạo ra những con chip với hàng tỉ transistor vào năm 2030. IEDM là sự kiện thường niên quan trọng, thu hút sự tham gia của các nhà nghiên cứu và nhà sản xuất thiết bị điện tử hàng đầu thế giới. Từ các slide trình chiếu, TSMC đã tiết lộ về việc sẽ giới thiệu các tiến trình bán dẫn mới như A14 (1.4 nm), A10 (1 nm) (A là viết tắt từ Angstrom, N là viết tắt từ Nanometer), cũng như hoạch định về việc những con chip tương lai tối đa có thể lớn đến cỡ nào. Ngoài thu nhỏ tiến trình, TSMC cũng tập trung tăng cường năng lực đóng gói với những công nghệ như CoWoS, InFO, SoIC...Trên thực tế, khi một con chip chứa hàng tỉ transistor, nó không còn là một con chip 'nguyên khối' (monolithic) - thứ mà chúng ta vẫn quen thuộc suốt hàng chục năm qua. Thay vào đó, nó sẽ là một con chip đa chiplet như cách AMD đang áp dụng từ những sản phẩm EPYC đầu tiên. Tuy nhiên để làm được điều đó, đòi hỏi các công nghệ đóng gói die chip cũng phải cải thiện liên tục mới có thể giúp ghép nối chúng hoàn hảo nhất. Tính tới hiện tại, con chip đa chiplet chứa nhiều transistor nhất thế giới là AMD MI300X với 153 tỉ transistor, là tập hợp tạo ra từ 12 chiplet khác nhau.
Trên thế giới, mặc dù AMD và Intel đều đang tiến hành chiplet/tile, NVIDIA không quan tâm đến điều này. Hãng vẫn ưa chuộng kiểu dáng nguyên khối hơn, điều này làm cho TSMC phải tiếp tục cải thiện khả năng 'đóng gói' transistor của mình. Dự đoán của TSMC đến năm 2030, một con chip monolithic có thể chứa tới 200 tỉ bán dẫn, gấp 2.5 lần so với H100 của NVIDIA. Mặc dù có vẻ 'khủng', nhưng thời gian chờ đợi từ hiện tại đến tương lai đó là 6 - 7 năm. Điều này cho thấy việc nghiên cứu và phát triển các tiến trình bán dẫn mới đang trở nên khó khăn và đầy thách thức hơn. Có thể nhận thấy trong tương lai gần, thiết kế đa chiplet sẽ trở thành xu hướng chính để tạo ra những con chip 'khủng long' hơn so với monolithic.IEDM
