Buzz
Trong tuần này, TSMC đã chính thức bắt đầu sản xuất chip trên tiến trình 3nm cho Apple, đánh dấu bước tiến quan trọng trong lĩnh vực sản xuất chip. N3 mang lại những cải tiến so với N5 và sự kiện này là một cột mốc đáng chú ý, làn sóng tiên tiến nhất của công nghệ TSMC.Ngày thứ 5 vừa qua, TSMC tổ chức lễ kỷ niệm mở rộng năng lực và sản lượng bán dẫn tại Fab 18, một nhà máy tọa lạc tại Công viên Khoa học Nam Đài Loan (STSP). Fab 18 là nơi sản xuất chip trên tiến trình N3, với thông báo rằng sản lượng chip 3nm đang đạt kết quả tích cực và các node tiến trình 3nm của TSMC sẵn sàng phục vụ khách hàng trong nhiều năm tới.Tiến trình N3 của TSMC chính thức bước vào giai đoạn sản xuất số lượng lớn từ tháng 9. N3 là bước tiến quan trọng cuối cùng của node tiến trình FinFET, phục vụ khách hàng trong ít nhất 1 thập kỷ. So với N5, N3 hứa hẹn cải thiện hiệu năng vi xử lý 10 - 15%, giảm tiêu thụ điện năng 25 - 30%, và tăng mật độ logic lên 1,6 lần.Nhìn vào thách thức của N3 và xu hướng bộ đệm lớn trong vi xử lý.
Theo đánh giá từ WikiChip.
Để hình dung về sự giảm kích thước của SRAM qua các thế hệ tiến trình TSMC, hãy tưởng tượng một con chip được sản xuất trên tiến trình N16 của TSMC. Kích thước die khoảng 255 mm², với 10 tỉ bóng bán dẫn, 60% dành cho mạch logic và 40% dành cho SRAM. Bộ đệm SRAM chiếm khoảng 45 mm², chiếm 17,6% kích thước die. Thu nhỏ chip này với tiến trình N5, kích thước die giảm còn 56 mm², SRAM chiếm 22,5% kích thước die. Tuy nhiên, với tiến trình N3, kích thước die chỉ còn 44 mm², nhưng SRAM vẫn giữ nguyên kích thước 12,58 mm², chiếm 30% kích thước die.
Không chỉ TSMC, Intel 4 (7nm EUV) cũng đối mặt với thách thức tăng tỷ lệ SRAM trên node tiến trình mới. Intel 4 đã giảm kích thước bitcell của SRAM xuống 0,024 µm² từ 0,0312 µm² của Intel 7 (10nm ESF), dung lượng SRAM vào khoảng 27,8 Mib/mm², vẫn thấp hơn so với TSMC.
Vi xử lý hiện đại như CPU, GPU, SoC sử dụng SRAM cho nhiều tầng bộ đệm trong xử lý lượng lớn dữ liệu. Nạp dữ liệu từ bộ nhớ hệ thống như RAM không hiệu quả, đặc biệt trong ứng dụng AI hoặc ML. Vi xử lý ngày nay có bộ đệm lớn, Ryzen 9 7950X có 81 MB cache L2 + L3, GPU AD102 trên RTX 4090 sử dụng ít nhất 123 MB SRAM cho nhiều tầng bộ đệm, với L2 lên tới 98 MB. Xu hướng này dẫn đến tăng nhu cầu về SRAM trong tương lai, nhưng N3, N3E, hay N3B vẫn chưa giảm diện tích chiếm dụng của SRAM. Điều này đặt ra thách thức cho thiết kế chip, cần diện tích die lớn để đảm bảo không chỉ cho bán dẫn logic mà còn cho SRAM, làm tăng chi phí sản xuất chip.
Như bán dẫn logic, SRAM cũng gặp khó khăn trong sản xuất ở thế hệ N3. TSMC cung cấp công cụ FinFlex để kết hợp nhiều bán dẫn FinFET khác nhau trong cùng một block, tối ưu hiệu năng, tiêu thụ điện, và diện tích. Bằng cách này, hãng làm chip có thể giảm diện tích SRAM. Tuy nhiên, để thực sự thu nhỏ bitcell SRAM, cần đợi tiến trình N3S dự kiến ra mắt năm 2024, tập trung vào tối ưu hóa mật độ bán dẫn. Chưa rõ tỉ lệ thu nhỏ của bitcell SRAM và liệu diện tích còn lại có đủ cho bán dẫn logic của AMD, Apple, NVIDIA, hay Qualcomm hay không. Ngoài N3S, TSMC có N3X, cải thiện về điện áp và hiệu năng cho CPU.
Chi phí sản xuất cao
Đối tác lớn như AMD, Apple, Broadcom, Intel, MediaTek, Nvidia, Qualcomm đều quan tâm đến N3. Apple sẽ sử dụng N3 cho vi xử lý tiếp theo, có thể là Apple M2 cho MacBook Pro và Mac mini mới. AMD dự định sử dụng N3 cho vi xử lý Zen 5 ra mắt 2024. NVIDIA có thể sử dụng N3 cho GPU Blackwell 2024. Tuy nhiên, sản xuất chip trên tiến trình N3 không rẻ, TSMC có thể tính phí lên đến 20 ngàn đô cho mỗi tấm wafer được xử lý bằng công nghệ 3nm của họ. Chi phí sản xuất phụ thuộc vào nhiều yếu tố như số lượng, thiết kế, và cấu hình chip. Việc chi phí cao đồng nghĩa với việc nhà thiết kế chip sẽ ưu tiên sử dụng N3 cho sản phẩm cao cấp để tối ưu lợi nhuận. Ví dụ, Apple đã chọn tiến trình N4 để sản xuất chip A16 Bionic cho iPhone 14 Pro, trong khi dòng iPhone 14 thường tiếp tục sử dụng A15 Bionic sản xuất trên tiến trình N5P.
Tuy nhiên, việc sản xuất chip trên quy trình N3 hiện đang không phải là điều rẻ. Thông tin từ một số nguồn cho biết TSMC có thể tính phí lên đến 20 nghìn đô la cho mỗi tấm wafer được xử lý bằng công nghệ 3nm của họ. Chi phí sản xuất cũng phụ thuộc vào nhiều yếu tố như số lượng, thiết kế và cấu hình của chip. Với chi phí sản xuất cao như vậy, các nhà thiết kế chip sẽ có xu hướng ưu tiên sử dụng quy trình N3 cho những sản phẩm cao cấp nhất để tối đa hóa lợi nhuận. Ví dụ, Apple đã sử dụng quy trình N4 để sản xuất chip A16 Bionic cho iPhone 14 Pro, trong khi dòng iPhone 14 không Pro vẫn tiếp tục sử dụng chip A15 Bionic được sản xuất trên quy trình N5P.
Tom's Hardware [1]; [2]
