Buzz
PCIe 5.0 vẫn chưa phổ biến, nhưng tổ chức chịu trách nhiệm thông qua tiêu chuẩn PCI Express - PCI-SIG - đã công bố các thông số kỹ thuật của PCIe 7.0, theo kế hoạch ra mắt vào năm 2025. Theo đó, tốc độ truyền dữ liệu của PCI Express 7.0 sẽ đạt đến mức 128 GT/s (gigatransfer per second), tương đương 512 GBps thông lượng 2 chiều (bi-directional throughput) với kết nối x16.Thông lượng 2 chiều 512 GBps là con số lý thuyết, trước khi mã hóa (encoding overhead) và chưa tính ảnh hưởng từ hiệu suất header, vì vậy băng thông thực tế sẽ khác. Giao diện PCIe 7.0 vẫn sử dụng chế độ mã hóa FLIT (FLow control unIT) 1b/1b và công nghệ tín hiệu PAM4 (Pulse Amplitude Modulation) được giới thiệu với PCIe 6.0. Đây là những cải tiến mới so với mã hóa 128b/130b và tín hiệu NRZ (Non-Return-to-Zero) trên PCIe 3.0 đến PCIe 5.0 trước đó. Nhờ vậy, băng thông thực tế của PCIe 7.0, mặc dù không đạt mức 512 GBps lý thuyết nhưng vẫn tăng gấp đôi so với PCIe 6.0.
When transitioning to PCIe 4.0 and PCIe 5.0, the trace length (the maximum distance a signal can travel) decreased compared to the older PCIe generations due to the increased signal transmission speed. PCIe 3.0 had a trace length of 16 - 20 inches, and PCIe 4.0 only achieved 10 - 12 inches. If the signal path length exceeds this limit, no matter how powerful the transmitter and receiver are, the signal cannot reach its destination. To address this issue, a component called a retimer is added, functioning similarly to an extension device or repeater. This physical layer adjusts the signal using CTLE (Continuous Time Linear Equalization), DFE (Decision Feedback Equalization), and Tx FIR EQ (Transmit Final Impulse Response Equalization, or simply TxEQ).PCIe 7.0 is twice as fast as PCIe 6.0, resulting in even shorter trace lengths. Therefore, more retimers, thicker PCBs, and higher-quality materials are required when designing the motherboard. Users can expect that motherboards supporting PCIe 7.0 in the future will likely be more expensive. However, the advantage is that each PCIe lane (x1) can achieve bidirectional throughput of up to 32 GBps, reducing the need for multiple PCIe lanes for connecting devices. For example, while a PCIe 5.0 SSD needs to communicate over x8 (64 GBps), with PCIe 7.0, x2 communication is sufficient.Graphics cards and PCIe 5.0 motherboards are already available in the market, and SSDs are making their presence known. With PCIe 6.0 specifications finalized by PCI-SIG earlier this year, Renesas took the lead in providing the first PCIe 6.0 chips for next-gen devices in April. However, it will still take a considerable amount of time for end-users to get their hands on PCIe 6.0 products. Following that timeline, PCIe 7.0 is expected to have its specifications completed by PCI-SIG in 2025, and approximately 3 years later, users may finally experience the new generation of devices.
